- 重点词汇
- Delay[人名] [爱尔兰姓氏] 迪莱 Dunleavy的变体;
- FORabbr.Free on Rail 铁路[火车上]交货(价格);
- RTL寄存器传输级;从右到左;保留时间锁定;寄存器级;卢森堡广播电视台
- netlist连线表
- leveln. 水平,水准;水平线,水平面;水平仪;[物]电平;
- andconj. 和;与;而且;于是;然后
- test generation测试生成
- Andabbr.Andorra 安道尔;Andaman Islands 安达曼群岛;Andromeda 安多米达(埃塞俄比亚公主);Andalucía 安达卢西亚;
- rtlabbr.register transfer language 寄存器传送语言;reinforced tile lintel 加筋砖过梁;resistor-transistor logic 电阻-晶体管逻辑;
- 相关例句
study on a high-level synthesis-based rtl synthesis object and its methods
基于高级综合的RTL综合对象及方法的研究
互联网摘选
in the logical design, an ip rtl description and function simulation are completed.
在逻辑设计中,完成了IP的RTL级的功能描述、功能仿真以及逻辑综合。
互联网摘选
the two algorithms generate tests for rtl circuits by test sets for modules.
这两个算法主要通过对电路按结构、功能划分为功能模块,然后利用功能模块的测试集进行RTL电路测试产生。
互联网摘选
warrants for rtl are analyzed in view of safety and traffic operation efficiency.
从安全和交通效率两个方面研究左转相位的设置。
互联网摘选
automatically extracting sequential information of integrate circuits based on rtl
自动提取RTL级集成电路时序信息
互联网摘选
the rtl design of the module is completed using verilog.
针对该芯片的架构,提出了缓冲器管理单元的设计方案,并应用Verilog语言完成了该单元的RTL级设计。
互联网摘选
realization of sequential logic synthesis in rtl synthesis system design
RTL综合系统设计中时序逻辑综合的实现方法
互联网摘选
sequential logic synthesis is an important part of rtl synthesis system design.
时序逻辑综合是RTL综合系统设计中的一个重要部分。
互联网摘选
在分析和总结寄存器传输级行为描述规律以及逻辑综合局限性的基础上,论述格式判别的必要性、可行性、有效性,提出一种易于实现的格式判别方法。
互联网摘选